Circuitos Combinatórios Simples CUPL Utilizando GAL

Neste exemplo vamos assumir que pretendíamos implementar uma

função lógica de 3 variáveis com a seguinte equação:

Z

= ABC + AC + BC

Seguindo a metodologia apresentada anteriormente no primeiro

passo vamos descrever textualmente esta equação num ficheiro com

extensão pld.

Circuito Sequencial Em CUPL Utilizando GAL ou PAL

Circuito sequencial

Neste exemplo pretende-se implementar uma máquina de estados

que activa a saída Z quando reconhece (na entrada X) a sequência

binária …01… Após a realização do projecto chegamos às seguintes

equações:

Programa Compilado Pelo CUPL

Antes de iniciar a compilação da descrição, vamos escolher algumas opções de compilação,

nomeadamente:

-

ficheiro .doc com a apresentação das equações e o ficheiro .lst com os possíveis erros de

compilação;

Ficheiros de saída: escolhemos a criação do ficheiro JEDEC, para programação da PAL®, do

-

quanto à sua implementação no dispositivo programável. Como tal, escolhemos o método

Minimização: uma vez que o circuito é de complexidade reduzida não irá criar problemasquick;

-

aplicamos nenhuma optimização.

Neste ponto, procedeu-se à compilação da descrição que gera os ficheiros escolhidos nas opções

de compilação.Optimização: pelas mesmas razões, e tendo em conta o tipo de dispositivo lógico alvo, não

Estrutura De Um Programa Em CUPL

Cabeçalho:

Nesta parte podem ser usados os comandos da Tabela 1 abaixo, que são definidos pela palavra-chave no inicio da linha. Na verdade, não é necessário que estes comandos apareçam numa ordem determinada ou no inicio do arquivo, embora isto seja recomendável.

Exemplo:

Somador ;00 ;16/01/07 ;01 ;Engineer ;CCISEL ;None ;;virtual ;

Name

PartNo

Date

Revision

Designer

Company

Assembly

Location

Device

Descrição Do CUPL

CUPL (Programmable Logic Description Language) é um compilador que converte equações de lógica em um mapa Fuse (JEDEC) para o programador PLD. Os pinos podem ser nomeados, equações lógicas são simplificados, mapas de Karnaugh podem ser empregadas técnicas e máquina de estado pode ser usado. A versão completa do CUPL língua Programmble lógica de descrição tem ferramentas de simulação para testar as equações, a sintaxe para máquinas de estado e suporte para CPLD.

JEDEC - associação da tecnologia do estado, sabido anteriormente como Joint Electron Device Engineering Council (JEDEC), é o corpo de estandardização da engenharia do semicondutor do Alliance electrónico das indústrias (EIA), associação comercial que representa todas as áreas de electrónica indústria.

Muitos dispositivos programáveis PAL,aceitam na entrada um formato de ficheiro comum, normalmente conhecido por "ficheiro JEDEC". Para assistir na criação desde ficheiros,foram criados programas de computador, especiais, chamados compiladores lógicos, Estes são análogos aos computadores de Software. as linguaguens utilizadas como código fonte para compiladores lógicos, são chamados linguagens de descrição de hardware ou HDLs.
PALASM e ABEL são muito usados para componentes pouco complexos enquanto verilog e VHDL são linguagens populares para PLDs mais complexos.
Sendo mais limitado o ABEL é ainda usado por razões históricas, mas para novos projetos, mesmo de baixa complexidade, a VHDL é mais popular.